12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004年5月21日(21.05.2004)

PCT

(10) 国際公開番号 WO 2004/043061 A1

(51) 国際特許分類⁷:

PCT/JP2003/014165

(21) 国際出願番号: (22) 国際出願日:

2003年11月6日(06.11.2003)

H04N 5/30, 5/335

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2002-323695 特願2002-323767

2002年11月7日(07.11.2002) JР 2002年11月7日(07.11.2002) JР

(71) 出願人(米国を除く全ての指定国について): ローム 株式会社 (ROHM CO., LTD.) [JP/JP]; 〒615-8585 京都 府 京都市 右京区西院溝崎町 2 1 番地 Kyoto (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 清水 誠 (SHIMIZU,Makoto) [JP/JP]; 〒615-8585 京都府 京都 市 右京区西院溝崎町 2 1 番地 ローム株式会社内 Kyoto (JP).

(74) 代理人: 吉田 稔, 外(YOSHIDA, Minoru et al.); 〒 543-0014 大阪府 大阪市 天王寺区玉造元町2番 3 2-1 3 0 1 Osaka (JP).

(81) 指定国 (国内): CN, KR, US.


添付公開書類:

国際調査報告書

[続葉有]

(54) Title: AREA IMAGE SENSOR

(54) 発明の名称: エリアイメージセンサ



(57) Abstract: A CMOS area image sensor for creating an image of high quality by preventing or reducing at least image quality degradation attributed to an inappropriate density distribution in a captured image and image quality degradation attributed to image distortion in the captured image. Each of the pixels arrayed in a matrix on the imaging surface of a CMOS area imager sensor is composed of a photodiode (10), a selection transistor (TRs) for outputting the charge accumulated by exposure from the photodiode (10), a charge holding circuit having a capacitor (C) for temporarily holding the accumulated charge outputted from the photodiode (10) and a transfer transistor (TRt) for controlling the transfer of the accumulated charge to the capacitor (C), and a reset transistor (TRr) for releasing the residual charge in the capacitor (C). The level of the photoelectric conversion signal outputted from each pixel is inaccurate because of the

uneven transmitted light distribution on the imaging surface of the imaging optical system. Therefore, the level of the inaccurate photoelectric conversion signal is corrected by multiplying the correction factor in the vertical direction preset for each row by the correction factor in the horizontal directional preset for each column.

(57) 要約: 少なくとも撮像画像内に生じる不適切な濃度分布に基づく画質劣化と撮像画像内に生じる画像歪に基づ く画質劣化を防止若しくは低減し、高画質の撮像画像を得ることのできるCMOS型エリアイメージセンサを提供する。 CMOS型エリアイメージセンサの撮像面に格子状に配列された複数の画素は、フォトダイオード10と、 このフォトダイオード10から露光による蓄積電荷を出力させるための選択用トランジスタTRsと、フォトダイ オード10から上記蓄積電荷を一時的に保持するためのキャパシタCと上記蓄積電荷の当該キャパシタCへの転送 を制御するためのトランスファトランジスタTRtとからなる電荷保持回路と、キャパシタCの残留電荷を放出す るためのリセット用トランジスタTRrとで構成される。各画素から出力される光電変換信号は、行毎に予め設定 された縦方向補正係数と列毎に予め設定された横方向補正係数とを乗ずることにより、撮像光学系の撮像面への不 均一な透過光量分布に起因する各画素の不適正な光電変換信号のレベルが補正される。

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。



明細書

エリアイメージセンサ

5 技術分野

本願発明は、たとえばディジタルカメラなどに組み込まれたCMOS (Complementary Metal Oxide Semiconductor)型のエリアイメージセンサに関し、特に当該エリアイメージセンサで撮像される画像の画質を向上させる技術に関する。

10

15

25

背景技術

エリアイメージセンサは、複数のフォトダイオード等からなる光電変換素子(以下、画素という。)を格子状に配列し、結像レンズによりその画素の配列面(撮像面)に結像された被写体光像を各画素により受光量に応じた大きさを有する電気信号(電圧信号)に変換し、各画素から所定の順番で出力するものである。各画素から出力される電気信号(画像の濃度に相当する信号)はディジタル信号に変換された後、出力された順番に基づいて各画素の受光位置に配列し得るようにメモリに記憶され、これにより被写体光像に相当する電気画像が得られるようになっている。

20 図23は、例えば特開2001-036816号公報に示される従来のC MOS型エリアイメージセンサの1つの画素の構成である。1つの画素は、 受光量に応じた電荷量に変換して蓄積するフォトダイオードPD、露光開始 前にこのフォトダイオードPDに残留した電荷を放出するためのFET

(Field Effect Transistor)からなるリセットトランジスタM1と、フォトダイオードPDに蓄積された電荷の信号線Lへの読出タイミング (露光の終了タイミング)を制御するためのFETからなるスイッチングトランジスタM3と、露光終了後にこのフォトダイオードPDに蓄積された電荷を信号線Lによって外部に出力させる際に当該電荷に基づく電圧信号 (フォトダイ

オードPDのカソードの電圧信号)を増幅するためのFETからなる増幅用トランジスタM2と、で構成されている。

フォトダイオードPDのカソードは接地され、アノードはリセットトランジスタM1のソースと増幅用トランジスタM2のゲートとに接続されている。また、リセットトランジスタM1のドレインと増幅用トランジスタM2のソーのドレインはVDD電源に接続されている。増幅用トランジスタM2のソースはスイッチングトランジスタM3のドレインに接続され、更にスイッチングトランジスタM3のソースは信号線Lに接続されている。また、リセットトランジスタM1のゲートはリセット線Rに接続され、スイッチングトランジスタM3のゲートはアドレス線Aに接続されている。

格子状に配列された複数個の画素の、例えば各列の右側に当該列に配置された複数の画素から電気信号(以下、受光信号という。)を出力させるための信号線Lが配設され、例えば各行の下側に当該行に配置された複数の画素へ受光信号の読出タイミングを制御する信号(読出信号)を入力するための7ドレス線Aと、残留電荷の放出タイミングを制御する信号(リセット信号)を入力するためのリセット線Rとが配設されている。撮像面の下部には各信号線Lに対応して複数のA/Dコンバータ101が設けられ、各信号線Lの下端はそれぞれ対応するA/Dコンバータ101に接続されている。各列に配置された複数の画素のスイッチングトランジスタM3のソースはそれぞれ対応する信号線Lに接続されている。

また、各アドレス線A及び各リセット線Rの一方端は、読出信号及びリセット信号の出力を制御する制御部100に接続され、各行に配置された複数の画素のスイッチングトランジスタM3のゲートはそれぞれ対応するアドレス線Aに接続され、各行に配置された複数の画素のリセットトランジスタM1のゲートはそれぞれ対応するリセット線Rに接続されている。

このCMOS型エリアイメージセンサによる撮像動作は以下のように行われる。

撮像面の最上行の画素列から最下行の画素列に対して行番号を1,2,…

10

15

25



nとし、各行に対応するアドレス線のアドレス番号を1,2,…nとすると、 垂直同期信号は第1行から第n行までの露光動作、すなわち、1画面分の露 光動作を制御するための同期信号として利用され、水平同期信号は各行の露 光動作を制御するための同期信号として利用される。垂直同期信号が入力さ れると、制御部100により第1行から順に各行に水平同期信号に同期して 読出信号とリセット信号とが出力される。各行に配列された複数の画素は、 読出信号により受光信号が信号線Lを介してA/Dコンバータ101に読 み出された後、リセット信号によりリセット(残留電荷の放出)され、露光 が開始され、この露光動作は、次の読出信号及びリセット信号が入力される まで行なわれる。

従って、このCMOS型エリアイメージセンサでは、水平同期信号の周期 Thに相当する時間差を設けて各行に配列された複数の画素の露光動作が 開始され、垂直同期信号の周期Tvに相当する時間が経過すると、その露光 動作を終了して各画素から受光信号が読み出され、A/Dコンバータ101でA/D変換された後、シフトレジスタを介して外部のフレームメモリに出力される。そして、最上行の露光開始と最下行の露光開始とは略垂直同期信号の周期Tvに相当する時間だけ時間差があるため、1フレーム分の画像を 構成する全画素の受光信号は、露光開始から垂直同期信号の2周期分に相当する時間2Tvが経過した後に得られるようになっている。

20 ところで、従来のCMOS型エリアイメージセンサは、その構造上、撮像 画像(原画像)の画質を劣化させる要因があり、CMOS型エリアイメージ センサの後段の回路でその画質劣化を補償する処理が必要となっている。

例えばエリアイメージセンサは横長長方形状のフラットな撮像面を有しているため、以下に説明するように、結像レンズにより均一の光量の光をその撮像面に照射した場合、撮像面全体に均一に光量が入射されず、撮像画像の周辺部が中央部よりも暗くなる、すなわち、原像画像の濃度分布が被写体光像とは異なるものになるという問題を有している。

図24は、エリアイメージセンサISが設けられたディジタルカメラの撮

10

15

20

25

像光学系を示す概略図である。この図によって、レンズ Zの中心を通ってエリアイメージセンサ I Sに至る光を検討すると、入射光 A は、レンズ Z の中心を通りエリアイメージセンサ I Sの画像読取領域 S の中央 S o に入射する一方、この入射光 A に対して角度 θ を有して入射する光 B は、画像読取領域 S の周縁部分 S r に入射する。レンズ Z の中心から画像読取領域 S までの光路長は、画像読取領域の周縁部に到達する光ほど長くなるので、画像読取領域 S の中央 S o における光量を 1 とすれば、画像読取領域 S の周縁部分 S r における光量は、理論上、C O S 4 θ で求められる。このように、撮像面がフラットなエリアイメージセンサ I S では、画像読取領域 S の中央 S o における光量に比べ、画像読取領域 S の周縁部分における光量は小さくなる。この傾向は、レンズからイメージセンサまでの距離を短く設定して撮像装置をコンパクト化するほど顕著となる。


また、図25は、画像読取領域S内における光量の分布を示す図である。同図に示すように、画像読取領域Sでは、レンズの光学中心と対応する中央において光量が最大となり、周縁部分に至るほど光量が小となる。より具体的には、光量は、中心点〇から遠ざかるにつれて序々に低くなり、中心点〇からほぼ同じ距離にある環状領域内では、ほぼ同程度の光量となる。画像読取領域SにおけるX軸断面における光量分布は、図25(b)に示すように、中心点〇を最大光量とした二次曲線で表され、中心点〇から距離Lェだけ離れたX軸上の点 P_1 においては、たとえば最大光量のx%の光量となっている。また、Y軸断面における光量分布もまた、図25(c)に示すように、中心点〇を最大光量とした二次曲線で表され、中心点〇から距離Lェだけ離れたY軸上の点 P_2 においては、たとえば最大光量のy%の光量となっている。このようなエリアイメージセンサ上の光量分布をそのまま反映させて画像を出力すれば、その画像は、周辺部ほど暗くなることになる。

そこで、従来のエリアイメージセンサでは、上記のような光量分布を補正して、出力画像の全域にわたってほぼ均一な明るさを得ることのできる技術が種々提案されている。たとえば、エリアイメージセンサに、ディジタル信

15

20

25



号を補正するためのDSP (digital signal processor) を内蔵させ、この DSPによって、各受光素子の出力値に、当該受光素子が位置する点におけ る光量の最大光量に対する比の逆数値を乗算して補正を行うことが提案さ れている。

たとえば、図25に示した点P」における光量は、最大光量のx%である ため、この点P」における逆数値は、(100/x)となる。したがって、 画像読取領域Sの点P,上に配列された画素の出力値に上記逆数値を乗算す ると、図26に示すように、最大光量とほぼ同等の補正値が得られることに なる。そのため、各画素の出力値に対して各画素に応じた上記逆数値を乗算 して補正を行うことにより、出力画像がその全域においてほぼ均一な明るさ 10 となる。

しかしながら、このDSPを用いて逆数値を乗算する方法には、全ての画 素に対して上記逆数値を割り付ける必要があるため、これら多数の逆数値が 記憶された補正テーブルを備えるメモリを設けなければならないといった 欠点がある。しかも、この場合、画素数が多くなればなるほど、逆数値の数 は増え、メモリ容量が大となるとともに、それによるコストが増大してしま う。

なお、メモリ容量を節約するために、図27に示すように、補正テーブル を画像読取領域Sの一つの象限内の画素に対応するものに限って作成し、こ れを他の象限に展開して用いることも考えられる。この方法によれば、メモ リ容量を約1/4に低減することができるが、コスト的に十分低減されたと はいい難い。

また、画素からの出力を補正することなく、画像読取領域Sの全域にわた って均一な光量を得ることのできる方法として、画像読取領域Sの中央に向 かうほど透光性が減じられた、いわゆるND (neutral density) フィルタ をエリアイメージセンサと併用することが提案されている。すなわち、この NDフィルタをエリアイメージセンサの前面近傍に配置させれば、NDフィ ルタによって画像読取領域Sの中央における光量を強制的に低下させるこ



とができるので、画像読取領域Sの全域を均一な光量にすることができる。 しかしながら、この場合、入射光をカットすることによって画像読取領域 Sの内部領域の光量を周辺領域の光量に合わせ込むことになり、エリアイメ ージセンサ全体としての出力が低下してしまうという不都合を生じる。

5 また、従来のCMOS型エリアイメージセンサは、上述したように、最上行から最下行まで水平同期信号の周期Thに相当する時間差を設けて順に各行毎に垂直同期信号の周期Tvに相当する時間の露光動作を行って1フレーム分の画像データを生成するようにしているので、例えば被写体光像が被写体の移動に伴って撮像面内で右方向に移動する場合、撮像面内の上部の露光タイミングにおける被写体の位置と下部の露光タイミングにおける被写体の位置とがずれ、撮像画像は、画面内で下側に行くほど、被写体像が右側に流れた画像となる。この被写体像の流れ具合は被写体の移動速度が速いほど大きくなり、被写体が高速移動をしている場合は、動画像であっても画像歪が生じることとなる。

15 この問題を軽減するため、例えば水平同期信号の周期Thを短くして各行の露光開始タイミングのずれを可及的に小さくすることも考えられるが、水平同期信号の周波数を高くすると、A/Dコンバータ101などの消費電力の増大によりエリアイメージセンサの消費電力が大きくなるという別の問題が生じる。

20 上記のように、従来のCMOS型エリアイメージセンサは、その構造上、 少なくとも撮像画像が周縁部に行くほど暗くなる、移動体に対する撮像画像 に画像歪が生じやすい、といった画質劣化を原画像に生じさせる要因を有し ている。

25 発明の開示

本願発明は、上記課題に鑑みてなされてものであり、少なくとも撮像画像 内に生じる不適切な濃度分布に基づく画質劣化と撮像画像内に生じる画像 歪に基づく画質劣化を防止若しくは低減し、高画質の撮像画像を得ることの



できるエリアイメージセンサを提供するものである。

本願発明によって提供されるエリアイメージセンサは、撮像面に格子状 に配列された複数の画素を備え、撮像光学系を介して当該撮像面に 結像される被写体光像の光を各画素で電気信号に光電変換して出力 するエリアイメージセンサであって、各画素は、受光量に応じた電 5 荷を蓄積することにより露光した光を電気信号に変換する光電変換 素子と、露光終了後に上記光電変換素子から蓄積電荷を外部に出力 させるための選択用トランジスタと、上記光電変換素子と上記選択 用トランジスタとの間に設けられ、上記光電変換素子から露光によ り蓄積された電荷を一時的に保持するためのキャパシタと上記光電 10 変換素子の蓄積電荷の当該キャパシタへの転送を制御するためのト ランスファトランジスタとからなる1又は2以上の電荷保持回路と、 上記選択用トランジスタと上記電荷保持回路との間に設けられ、露 光開始前に上記キャパシタの残留電荷を放出するためのリセット用 トランジスタとからなり、上記撮像面内の画像読取領域の所定点を 15 通る横方向の座標軸上に位置する各点に対応する上記画素から出力 される光電変換信号のレベルを補正するための横方向補正係数と、 上記撮像面内の画像読取領域の所定点を通る縦方向の座標軸上に位 置する各点に対応する上記画素から出力される光電変換信号のレベ ルを補正するための縦方向補正係数とを定める一方、上記画像読取 20 領域内の各画素から出力される光電変換信号に、各画素の横方向座 標に対応する横方向補正係数と縦方向座標に対応する縦方向補正係 数とを乗ずることにより、各画素の光電変換信号のレベルを補正す るように構成したことを特徴としている。

また、本願発明によって提供されるエリアイメージセンサは、撮像面に格子状に配列された複数の画素を備え、撮像光学系を介して当該撮像面に結像される被写体光像の光を各画素で電気信号に光電変換して出力するエリアイメージセンサであって、各画素は、受光

10

15

20



量に応じた電荷を蓄積することにより露光した光を電気信号に変換する光電変換素子と、露光終了後に上記光電変換素子から蓄積電荷を外部に出力させるための選択用トランジスタと、上記光電変換素子から露光により蓄積された電荷を一時的に保持するためのキャパシタと上記光電変換素子の蓄積電荷の当該キャパシタへの転送を制御するためのトランスファトランジスタとからなる1又は2以上の電荷保持回路と、上記選択用トランジスタと上記電荷保持回路との間に設けられ、露光開始前に上記キャパシタの残留電荷を放出するためのリセット用トランジスタとからなるものである。

また、本願発明によって提供されるエリアイメージセンサは、撮像面に格子状に配列された複数の画素を備え、撮像光学系を介して当該撮像面に結像される被写体光像の光を各画素で電気信号に光電変換して出力するエリアイメージセンサであって、上記撮像面内の画像読取領域の所定点を通る横方向の座標軸上に位置する各点に対応する上記画素から出力される光電変換信号のレベルを補正するための横方向補正係数と、上記撮像面内の画像読取領域の所定点を通る縦方向の座標軸上に位置する各点に対応する上記画素から出力される光電変換信号のレベルを補正するための縦方向補正係数とを定める一方、上記画像読取領域内の各画素から出力される光電変換信号に対応する横方向補正係数とを乗ずることにより、各画素の光電変換信号のレベルを補正するように構成したものである。

上記エリアイメージセンサにおいて、上記電荷蓄積回路は、上記キャ 25 パシタの一方の電極が上記トランスファトランジスタの出力端に接続されるとともに、他方の電極が接地された構成をなし、上記トランスファトランジスタの入力端が上記光電変換素子側に接続され、上記キャパシタの一方の電極が上記リセット用トランジスタ側に接

10

20



続される構成にするとよい。

また、上記エリアイメージセンサにおいて、各画素は、上記光電変換 素子と上記選択用トランジスタとの間に上記電荷保持回路が2個直 列に接続されるとともに、上記光電変換素子の入力端に、露光開始 前に当該光電変換素子の残留電荷を放出するための第2のリセット 用トランジスタが接続される構成にするとよい。

また、上記エリアイメージセンサにおいて、列毎に、各列に配列され た複数の画素から光電変換信号を出力させるための複数の信号線が 設けられるとともに、行毎に、各行に配列された複数の画素の上記 トランスファトランジスタ、上記リセット用トランジスタ及び上記 選択用トランジスタをそれぞれオン/オフ制御するための複数の転 送制御線、リセット線及びアドレス線が設けられ、全リセット線と 全転送制御線とにそれぞれリセット信号と転送信号とを同時に出力 して全画素同時露光を開始させた後、所定の露光時間の経過時に全 転送制御線に再度転送信号を出力して当該全画素同時露光を終了さ 15 せ、その後垂直同期信号に同期して出力される複数の水平同期信号 に同期して各行に対するアドレス線に順次、選択信号を出力して行 毎に、各行に配列された複数の画素から上記全画素同時露光による 光電変換信号が同時に出力される構成にするとよい。

また、上記エリアイメージセンサにおいて、列毎に、各列に配列され た複数の画素から光電変換信号を出力させるための複数の信号線が 設けられるとともに、行毎に、各行に配列された複数の画素の上記 トランスファトランジスタ、上記リセット用トランジスタ及び上記 選択用トランジスタをそれぞれオン/オフ制御するための複数の転 送制御、リセット線及びアドレス線が設けられ、垂直同期信号に同 25 期して全リセット線と全転送制御線とにそれぞれリセット信号と転 送信号とを同時に出力することにより当該垂直同期信号の周期に相 当する時間の全画素同時露光が繰り返されるとともに、各露光期間

25



中に垂直同期信号に同期して出力される複数の水平同期信号に同期 して各行に対するアドレス線に順次、選択信号を出力して行毎に、 各行に配列された複数の画素から1つ前の露光期間の上記全画素同 時露光による光電変換信号が同時に出力される構成にするとよい。

5 また、上記エリアイメージセンサにおいて、列毎に設けられ、各列に配列された複数の画素から出力されるアナログの光電変換信号のレベルを所定の基準レベルと比較してディジタル信号に変換する複数のA/D変換手段と、行単位で各行に配列された複数の画素から光電変換信号が出力されるとき、上記縦方向補正係数に関連した値に応じて、行毎に異なる基準レベルを上記A/D変換手段に対して設定する第1の基準レベル設定手段と、上記横方向補正係数に関連した値に応じて、異なる基準レベルを上記A/D変換手段毎に設定する第2の基準レベル設定手段とを備えるとよい。

また、上記エリアイメージセンサにおいて、上記横方向設定手段は、 15 上記基準電圧を抵抗によって分圧することにより、上記A/D変換 手段毎に異なる基レベルを設定するとよい。

また、上記エリアイメージセンサにおいて、列毎に設けられ、各列に配列された複数の画素から出力されるアナログの光電変換信号のレベルを所定の基準レベルと比較してディジタル信号に変換する複数のA/D変換手段と、行単位で各行に配列された複数の画素からアナログ信号が出力されるとき、上記縦方向補正係数に関連した値に応じて、行毎に異なる基準レベルを上記A/D変換手段に対して設定する第1の基準レベル設定手段と、上記各A/D変換手段の出力を所定のカウント範囲を基準としてカウントし、上記横方向補正係数に関連した値に応じて、異なるカウント範囲を上記A/D変換手段毎に設定する第2の基準レベル設定手段とを備えるとよい。

また、上記エリアイメージセンサにおいて、上記画像読取領域の所定 点を通る横方向の座標軸上に位置する各点に対応する横方向補正係

15

20

25



数を予め記憶する横方向補正係数記憶手段と、上記画像読取領域の所定点を通る縦方向の座標軸上に位置する各点に対応する縦方向補正係数を予め記憶する縦方向補正係数記憶手段と、上記画像読取領域内の各画素から出力される光電変換信号に、上記横方向補正係数記憶手段に記憶された当該画素の横方向座標に対応する横方向補正係数と、上記縦方向補正係数記憶手段に記憶された当該画素の縦方向座標に対応する縦方向補正係数とを乗算する乗算手段とを備えるとよい。

更に、上記横方向補正係数記憶手段は、上記横方向補正係数を間 10 引きして記憶し、上記縦方向補正係数記憶手段は、上記縦方向補正 係数を間引きして記憶するようにするとよい。

本願発明に係るエリアイメージセンサによれば、各画素の光電変換素子と選択用トランジスタとの間に、光電変換素子から露光により蓄積された電荷を一時的に保持するためのキャパシタと光電変換素子の蓄積電荷の当該キャパシタへの転送を制御するためのトランスファトランジスタとからなる電荷保持回路を設けているので、各画素の露光動作のタイミングとその露光動作によって得られた光電変換信号の読出タイミングと分離することが可能になり、これにより全画素を同一のタイミングでに露光させた後、各画素からその露光によって得られた光電変換信号を、例えば水平同期信号に同期して行単位で順次読み出すことにより、被写体が移動体であっても画像歪のない撮像画像を得ることができる。

また、撮像面内の画像読取領域の所定点を通る横方向の座標軸上に位置する各画素から出力される光電変換信号のレベルを補正するための横方向補正係数と、撮像面内の画像読取領域の所定点を通る縦方向の座標軸上に位置する各画素から出力される光電変換信号のレベルを補正するための縦方向補正係数とをそれぞれ設定しておき、各画素から出力される光電変換信号に各画素に対応する横方向補正



係数と縦方向補正係数とを乗ずることにより、各画素の光電変換信号のレベルを補正するようにしているので、光電変換信号のレベルを補正するための補正係数を記憶するメモリの容量を著しく削減することができる。

5

図面の簡単な説明

図1は、本願発明に係るエリアイメージセンサの第1実施形態を示す構成 図である。

図2は、フォトダイオードおよびスイッチング回路の回路図である。

10 図 3 は、A/Dコンバータのブロック図である。

図4は、基準電圧信号および画素信号のタイミングチャートである。

図5は、分圧回路の一例を示す回路図である。

図6は、アドレス線の構成の一例を示す図である。

図7は、画像読取領域のX軸上及びY軸上での受光量の関係を示す図であ

15 る。

20

図8は、基準電圧信号及び画素信号のタイミングチャートである。

図9は、基準電圧信号及び画素信号のタイミングチャートである。

図10は、基準電圧信号と画素信号との関係を示す図である。

図11は、横方向及び縦方向に配列されたフォトダイオードにおける受光 量の最大受光量に対する比を示す図である。

図12は、分圧回路の一例を示す回路図である。

図13は、A/Dコンバータのカウント範囲の一例を示す図である。

図14は、従来のDSPのブロック構成を示す図である。

図15は、本願発明に係るエリアイメージセンサにDSPを適用した場合 25 のDSPのブロック構成を示す図である。

図16は、本願発明に係るエリアイメージセンサにDSPを適用した場合のDSPの他のブロック構成を示す図である。

図17は、本願発明に係るエリアイメージセンサの第2実施形態の1画素



分の構成を示す回路図である。

図18は、従来と同様のノーマル入力モードでの露光動作を示すタイムチャートである。

図19は、全画素同一の露光タイミングで比較的短い露光時間としたグロ ーバルシャッタ入力モードでの露光動作を示すタイムチャートである。

図20は、全画素同一の露光タイミングで比較的な長い露光時間としたグローバルシャッタ入力モードでの露光動作を示すタイムチャートである。

図21は、第2実施形態に係るCMOS型エリアイメージセンサの変形例の1画素分の構成を示す回路図である。

10 図22は、変形例に係るCMOS型エリアイメージセンサのグローバルシャッタ入力モードでの露光動作を示すタイムチャートである。

における動画像入力時の動作タイミングを示すタイムチャートである。

図23は、従来のCMOS型エリアイメージセンサの1つの画素の構成を 示す図である。

15 図24は、ディジタルカメラの撮像光学系を示す概略図である。

図25は、画像読取領域における光量の分布を示す図である。

図26は、Y軸断面における中心からの距離と光量の割合との関係を示す 図である。

図27は、画像読取領域の約1/4の領域(一つの象限)を示す図である 20。

発明を実施するための最良の形態

以下、本願発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。

25 図1は、本願発明に係るエリアイメージセンサの第1実施形態を示す構成 図である。このエリアイメージセンサは、ディジタルカメラ等に用いられる もので、横長の画像読取領域 S を備えている。画像読取領域 S には、格子状 に配列された複数の光電変換素子であるフォトダイオード1と、これらのフ

20

25



ォトダイオード1に接続された複数のスイッチング回路2と、行方向(横方向)に延びたアドレス線3と、列方向(縦方向)に延びた読出線4とが設けられている。

フォトダイオード1およびスイッチング回路2は、1つずつ組み合わされることにより1画素を構成している。アドレス線3は、横方向に配列された複数のフォトダイオード1ごとに、縦方向に複数本設けられている。各アドレス線3は、制御部9に接続され、当該制御部9から各アドレス線3に対応する行に配列された複数の選択用トランジスタ2aのオン/オフを制御する制御信号(垂直同期信号)が出力される。

10 また、読出線 4 は、縦方向に配列された複数のフォトダイオード1 ごとに 、横方向に複数本設けられている。各読出線 4 は、画像読取領域 S の下部に 読出線 4 毎に設けられた複数の A / D コンバータ 6 に接続されている。

フォトダイオード1は、光を受光量に応じた電荷量に変換して蓄える素子である。フォトダイオード1は、詳細には示していないが、たとえば平面視矩形状の受光面(図示略)を有しており、この受光面によって光を受光する。各フォトダイオード1は、そのアノード側がグランドに接地されており、カソード側がスイッチング回路2に接続されている。

スイッチング回路 2 は、フォトダイオード1によって蓄えられた電荷を読み出すためのものであり、図 2 に示すように、フォトダイオード1を選択するための選択用トランジスタ 2 a と、フォトダイオード1に蓄積された電荷量を増幅して出力するための増幅用トランジスタ 2 b と、フォトダイオード1の残留電荷を放出する(リセットする)ためのリセット用トランジスタ 2 c とによって構成されている。

選択用トランジスタ2aのゲート端子には、アドレス線3が接続されている。選択用トランジスタ2aのドレイン端子には、増幅用トランジスタ2bのソース端子が接続されており、増幅用トランジスタ2bのドレイン端子には、読出線4が接続されている。増幅用トランジスタ2bのゲート端子には、フォトダイオード1のカソード端子が接続されるとともに、リセット用トラ



ンジスタ2cのドレイン端子が接続されている。リセット用トランジスタ2cのゲート端子には、リセット線R(図1では図示略)が接続されている。また、選択用トランジスタ2aおよび増幅用トランジスタ2bの各ソース端子には、バイアス線B(図1では図示略)が接続されている。

5 なお、リセット線Rは、アドレス線3と同様に、各行に配列された複数の 画素に対応して複数本設けられ、それぞれ制御部9に接続されている。また 、バイアス線Bは電源に接続されている。リセット線Rには、制御部9から 各リセット線Rに対応する行に配列された複数のリセット用トランジスタ 2 c のオン/オフを制御する制御信号が出力される。

図1に戻り、各読出線4の接続端には、アナログ信号をディジタル信号に変換するための複数のA/Dコンバータ6がそれぞれ接続されている。A/Dコンバータ6の各出力端には、シフトレジスタ7がそれぞれ接続され、各シフトレジスタ7は、ディジーチェーン状に直列に接続されている。また、A/Dコンバータ6には、分圧回路8を介して制御部9が接続されている。

A/Dコンバータ6は、図3に示すように、サンプル&ホールド回路11 と、コンパレータ回路12と、カウンタ回路13とによって概略構成されて いる。

サンプル&ホールド回路 1 1 は、読出線 4 に接続され、各フォトダイオー 25 ド 1 から読出線 4 を通じて読み出された信号(以下、画素信号という。)を、 一時的に保持するための回路である。

コンパレータ回路12は、サンプル&ホールド回路11によって一時的に 保持された画素信号の電圧レベルと、制御部9から出力される基準電圧とを

20

25



比較する回路である。すなわち、コンパレータ回路12の一方の入力端子12 a は、サンプル&ホールド回路11に接続され、他方の入力端子12 b は、分圧回路8に接続されている。

ここで、基準電圧としての信号は、横方向1ラインのスイッチング回路2 が選択信号によって選択されるとき、図4に示すように、その選択時間T内 で時間の経過とともにスロープ状に変化し、その変化が選択時間Tごとに繰 り返されるような略のこぎり状の波形を有している。上記選択時間Tは、制 御部9から出力されるタイミング信号に同期してその周期が規定される。

コンパレータ回路12は、サンプル&ホールド回路11によって一時的に 保持された電圧と基準電圧とを比較し、両者が一致したときの一致信号をカウンタ回路13に出力する。カウンタ回路13は、コンパレータ回路12の出力端子12cに接続され、制御部9から出力される、上記選択時間Tと同期したクロック信号に基づいて、たとえば「0」~「1023」を選択時間 Tごとに繰り返しカウントするものである。カウンタ回路13は、コンパレータ回路12からの一致信号によってラッチされ、ラッチされたときのカウント値Cをシフトレジスタ7に出力する。このカウント値Cは、画素信号の電圧レベルをディジタル値(画素データ)に変換したものである。

シフトレジスタ7は、フリップフロップ回路などで構成され、その入力端はカウンタ回路13の出力に接続され、各カウンタ回路13から出力されたカウント値Cを一時的に保持する。各列に対応して設けられた複数のシフトレジスタ7は直列に接続され、その先端は、図略のフレームメモリに接続されている。各シフトレジスタ7に保持されたカウンタ値C(画素データ)は、シフトパルスに同期して所定のタイミングで順次、フレームメモリに出力される。シフトレジスタ7には行単位で画素データが出力されるので、フレームメモリには、行単位で画素データが記憶される。したがって、全ての行について画素データがフレームメモリに転送されると、1フレーム分の画像データが生成される。さらに、複数フレーム分の画像データが連続的に生成されることで動画像が得られる。

25



制御部9は、このエリアイメージセンサの制御中枢となるものであり、上記したように各スイッチング回路2に対してアドレス線3ごとに走査して選択信号を出力する。制御部9は、A/Dコンバータ6に対してクロック信号およびタイミング信号を入力する。また、制御部9は、フォトダイオード1から読み出された画素信号の比較対象となる基準電圧を、分圧回路8を介してA/Dコンバータ6のコンパレータ回路12に入力する。

分圧回路8は、図5に示すように、増幅器15と複数の抵抗R1~R8とによって構成されている。分圧回路8は、基準電圧を分圧して各A/Dコンバータ6に入力するものである。

10 増幅器 1 5 は、基準電圧を制御部 9 から出力される設定信号に基づいて所 定の電圧値に増幅するものであり、抵抗 R 1 ~ R 8 は、増幅器 1 5 の出力電 圧を分圧するものである。

なお、図5に示す分圧回路8では、説明の便宜上、抵抗R1~R8および それらに接続された第1ないし第5A/Dコンバータ6A,6B,6C,6 15 D,6Eの5つのA/Dコンバータしか記載されていないが、実際は、読出 線4の数に応じた数の抵抗およびA/Dコンバータが設けられている。また、 5つのA/Dコンバータ6A,6B,6C,6D,6Eは、画像読取領域S の列方向に配列されたフォトダイオード1に対応して読出線4に接続され ており、特に、第3A/Dコンバータ6Cは、画像読取領域Sの中心を通る 20 縦方向の座標軸上に配列されているフォトダイオード1に読出線4を介し て接続されているとする。

また、アドレス線3は、説明の便宜上、図6に示すように、第1ないし第5アドレス線3A,3B,3C,3D,3Eの5本のみ設けられているとし、特に、第3アドレス線3Cは、画像読取領域Sの中心を通る行方向座標軸上に配列されているフォトダイオード1に接続されているとする。

本願発明は、図7に示すように、画像読取領域S内の原点Oにおける受光量を最大受光量(100%)としたとき、画像読取領域S内の任意の点Pの X座標に相当するX軸上の点Pxにおける受光量の上記最大受光量に対す

15

20

25



る比と、上記任意の点PのY座標に相当するY軸上の点Pyにおける受光量 の上記最大光量に対する比とを乗じたものとが、上記任意の点Pにおける受 光量の上記最大受光量に対する比とほぼ等しいという知見に基づいてなさ れたものである。

すなわち、画像読取領域S内の任意の点Pにおいて、上記最大光量を受光 する画素と同等の出力値を得るためには、任意の点PについてのX座標に相 当するX軸上の点Pxにおける受光量の上記最大受光量に対する比の逆数 と、上記任意の点PについてのY座標に相当するY軸上の点Pyにおける受 光量の上記最大受光量に対する比の逆数とを用い、それらを任意の点Pにお ける画素の出力値に掛け合わせればよいことになる。 10

具体的には、図7における点Pxにおける受光量の原点Oにおける受光量 (最大受光量) に対する比を80%とし、点Pyにおける受光量の原点Oに おける受光量(最大受光量)に対する比を80%とすると、点Pにおける受 光量の上記最大受光量に対する比は64%となる。したがって、点Pにおけ る受光素子の出力値に対して、点Pxにおける光量の原点Oにおける最大光 量に対する比の逆数である(100/80)と、点Pyにおける光量の原点 Oにおける最大光量に対する比の逆数である(100/80)とを乗ずるよ うにすれば、 $64 \times (100/80) \times (100/80) = 100$ となるこ とから、上記点Pにおける受光素子の出力値は、原点Oにおける画素の出力 値と同等となるように補正されることになる。

そのため、画像読取領域Sの所定点(たとえば中心)を通る横方向の座標 軸 (図7のX軸に相当)上に位置する各点に対応する横方向補正係数と、画 像読取領域Sの中心を通る縦方向の座標軸(図7のY軸に相当)上に位置す る各点に対応する縦方向補正係数とを定めておき、画像読取領域Sの各フォ トダイオード1からの画素信号に対して、当該フォトダイオード1の横方向 座標(X座標)に対応する横方向補正係数と、当該フォトダイオード1の縦 方向座標(Y座標)に対応する縦方向補正係数とを乗ずるようにする。

ここで、横方向補正係数を、横方向座標軸上に配列されているフォトダイ



オード1の、画像読取領域Sの中心に位置するフォトダイオード1の受光量 (最大受光量) に対する比の逆数に基づいて定め、横方向補正係数を、横方向座標軸上に配列されているフォトダイオード1の受光量の、画像読取領域Sの中心に位置するフォトダイオード1の受光量(最大受光量)に対する比の逆数に基づいて定めておけば、画像読取領域S内の各点におけるフォトダイオード1からの画素信号のレベルを、上記最大受光量を受光するフォトダイオード1からの画素信号とほぼ同等のレベルとなるように補正することができる。

本実施形態においては、一例として、各A/Dコンバータ6に対する基準 10 電圧を、上記横方向補正係数および縦方向補正係数に関連させて設定変更す ることにより、各フォトダイオードの出力値に上記横方向補正係数および縦 方向補正係数を乗じたのと同等となるように構成しており、以下、上記構成 における作用を具体的に説明する。

まず、図7におけるY軸方向(縦方向)についてA/Dコンバータ6に対して基準電圧を設定する場合について説明すると、制御部9は、スイッチング回路2をオン動作させるための選択信号をアドレス線3ごとに順次出力する。このとき、制御部9は、アドレス線3に選択信号を出力するごとに、A/Dコンバータ6に対してA/D方向補正係数に関連する値に応じて、異なる値の基準電圧を設定する。

たとえば、図6に示した第3アドレス線3Cに選択信号を出力するときの基準電圧を正規の基準電圧(100%)とし、制御部9は、第1アドレス線3Aに選択信号を出力するとき、A/Dコンバータ6の基準電圧が、正規のたとえば約67.5%の基準電圧になるように設定する。すなわち、制御部9は、基準電圧の振幅が正規の約67.5%になるように、分圧回路8の増幅器15に設定信号を入力する。これにより、増幅器15は、振幅が0.675倍にされた基準電圧をA/Dコンバータ6に入力する。

次いで、制御部9は、第2アドレス線3Bに選択信号を出力するとき、A/Dコンバータ6の基準電圧が、正規のたとえば約90.0%の基準電圧に



なるように設定する。制御部9は、第3アドレス線3Cに選択信号を出力するとき、正規の基準電圧をそのまま出力する。また、制御部9は、第4アドレス線3Dに選択信号を出力するとき、A/Dコンバータ6の基準電圧が、正規のたとえば約90.0%になるように設定する。そして、制御部9は、第5アドレス線3Eに選択信号を出力するとき、A/Dコンバータ6の基準電圧が、正規のたとえば約67.5%の基準電圧になるように設定する。

なお、上記した正規の基準電圧に対する各割合は、アドレス線3が5本の場合を想定して予め定められたものであり、実際のエリアイメージセンサでは、アドレス線3の数は上記の例より多く、アドレス線3の数に応じて異なる値となる。本実施形態においては、たとえば、第1アドレス線3Aに接続されるフォトダイオード1についての、縦方向座標上の点における光量の最大光量に対する比が67.5%とされており、この値が縦方向補正係数に関連した値とされている。

このように、制御部9がA/Dコンバータ6に対して基準電圧を設定する 2 b には、図8に示すように、振幅が所定の割合で下げられた基準電圧が入力されることになる。

通常、コンパレータ回路12の一方の入力端子12aには、サンプル&ホールド回路11によって保持されたフォトダイオード1からの画素信号の電圧値が入力される。そして、コンパレータ回路12において、基準電圧とこの画素信号の電圧値とが比較され、基準電圧の値と画素信号の電圧値とが一致したとき、その一致信号がカウンタ回路13に出力される。これにより、カウンタ回路13では、カウント値Cがカウントされる。カウンタ回路13の出力は、シフトレジスタ7に送られ、フォトダイオード1の正規の出力25 値とされる。

上記のように、コンパレータ回路12に、振幅が所定の割合で下げられた 基準電圧が入力されると、同じ画素信号が入力された場合でも、基準電圧の 値と画素信号の電圧値とが一致するタイミングが遅れることになる。そのた

10

15

20

25



め、カウンタ回路13では、カウント値Cより大きいカウント値C'がカウントされることになり、フォトダイオード1の出力値が見かけ上、増加することになる。

一方、図7におけるX軸方向(横方向)についてA/Dコンバータ6に対して基準電圧を設定する場合について説明すると、横方向においては、各A/Dコンバータ6に与えられる基準電圧が、横方向補正係数に関連した値に応じて、分圧回路8の各抵抗R1~R8によって分圧されることにより異なるようにされる。すなわち、図5に示したように、第1A/Dコンバータ6Aには、第1抵抗R1と第2抵抗R2との抵抗比に基づいて分圧された基準電圧が与えられる。具体的には、第1抵抗R1と第2抵抗R2との抵抗比は、たとえば675:325とされているため、正規の基準電圧の67.5%の電圧が基準電圧として第1A/Dコンバータ6Aに入力される。

また、第2A/Dコンバータ6Bには、第3抵抗R3と第4抵抗R4との抵抗比がたとえば9:1とされているため、正規の基準電圧の90%の電圧が基準電圧として入力される。そして、第3A/Dコンバータ6Cには、抵抗が接続されていないため、増幅器15で増幅された基準電圧がそのまま入力される。また、第4A/Dコンバータ6Dには、第5抵抗R5と第6抵抗R6との抵抗比がたとえば9:1とされているため、正規の基準電圧の90%の電圧が基準電圧として入力される。さらに、第5A/Dコンバータ6Eには、第7抵抗R7と第8抵抗R8との抵抗比がたとえば675:325とされているため、正規の基準電圧として入力される。

なお、上記した抵抗の分圧比による正規の基準電圧の各割合は、読出線4が5本の場合を想定して予め定められた値であり、実際のイメージセンサでは、読出線4の数は上記の例より多く、読出線4の数に応じて異なる値となる。本実施形態においては、たとえば、第1A/Dコンバータ6Aに接続されるフォトダイオード1についての、横方向座標軸上の点における受光量の最大受光量に対する比が67.5%とされており、この値が横方向補正係数

20

25



に関連した値とされている。したがって、第1アドレス線3Aに接続され、かつ第1A/Dコンバータ6Aに接続されるフォトダイオード1についての、画像読取領域S内の点における受光量の最大受光量に対する比は、67.5×67.5で求められ、約45.5%となる。

5 縦方向についてA/Dコンバータ6の基準電圧が設定された場合に、振幅が下げられた基準電圧(図8参照)は、上記のように、分圧回路8によって、第1、第2、第4および第5A/Dコンバータ6A,6B,6D,6Eに与えられる基準電圧が所定の割合で下げられることにより、図9に示すように、さらにその振幅が下げられる。そのため、たとえば第1A/Dコンバーク6Aのコンパレータ回路12では、さらにその振幅が下げられた基準電圧と画素信号とが比較されることになる。

そして、そのときの一致信号がカウンタ回路13に出力され、カウンタ回路13は、カウント値C'より高い値のカウント値C"をシフトレジスタ7に出力する。このカウンタ回路13の出力は、シフトレジスタ7に送られて、フォトダイオード1の正規の出力値とされるが、カウント値C"は、上記したカウント値C'より高い値であるため、フォトダイオード1の出力値は、見かけ上、さらに増加されることになる。

ここで、基準電圧の振幅が所定の割合で下げられると、カウンタ回路 1 3 においてカウントされるカウント値(フォトダイオード 1 の出力値)は増加するが、この場合、カウント値が増加する割合は、A/Dコンバータ 6 に対して設定した基準電圧の割合に対して、ちょうど逆数の関係にある。

図10は、基準電圧の振幅の変化に対するカウント値の変化を示す図である。なお、この図では、説明の便宜上、基準電圧としては、略のこぎり状波形の傾斜部分のみを示し、その部分のカウント範囲は「1」~「10」に設定している。ここで、仮に基準電圧が80%の割合でその振幅が下げられた場合を想定すると、カウント値は、たとえば「4」から「5」の1.25倍になっており、ちょうど正規の基準電圧に対する割合の逆数である(100/80)と一致する。

15

20

25



つまり、画像読取領域S内の任意のフォトダイオード1の最終出力値を最大受光量のフォトダイオードの出力値と同等としようとする場合、当該フォトダイオード1の横方向座標に相当する横方向座標軸上のフォトダイオード1の受光量の上記最大受光量に対する比と、当該フォトダイオード1の縦方向座標に相当する縦方向座標上のフォトダイオード1の受光量の上記最大受光量に対する比とを、A/Dコンバータ6に対して基準電圧の割合としてそれぞれ設定すればよいことになる。

換言すれば、A/Dコンバータ6に対して上記比を基準電圧の割合として 設定することは、任意のフォトダイオード1の出力値に対して、当該フォト がイオード1の横方向座標に相当する横方向座標軸上の点における受光量 の上記最大受光量に対する比の逆数(横方向補正係数)と、当該フォトダイ オード1の縦方向座標に相当する縦方向座標軸上の点における受光量の上 記最大受光量に対する比の逆数(縦方向補正係数)とを乗ずることに相当し、 これにより、当該フォトダイオード1の出力値を補正することができる。

たとえば、図11に示すように、5行5列にわたって配列された各フォトダイオード1のうち、第1行第1列において配列されたフォトダイオード1について、当該フォトダイオード1の横方向座標に相当する横方向座標軸上の点における受光量の上記最大受光量に対する比は、67.5%であり、また、当該フォトダイオード1の縦方向座標に相当する縦方向座標軸上の点における受光量の最大受光量に対する比は、67.5%であるため、第1行第1列において配列されたフォトダイオード1が位置する点の受光量の最大受光量に対する比は、上述したように約45.5%となる。

そのため、第1行第1列において配列されたフォトダイオード1が位置する点の受光量に対して、当該フォトダイオード1の横方向座標に相当する横方向座標軸上の点における受光量の最大受光量に対する比の逆数である(100/67.5)と、当該フォトダイオード1の横方向座標に相当する横方向座標軸上の点における受光量の最大受光量に対する比の逆数である(100/67.5)とを乗ずると、45.5 \times (100/67.5) \times (100

10

15



/67.5) = 100となることから、最大受光量のフォトダイオード1の出力値と同等となるように、当該フォトダイオード1の出力値を補正することができる。


従来では、画像読取領域S内の全てのフォトダイオード1あるいは一つの象限にあるフォトダイオード1の出力値に対してそれぞれ補正値をもたせることがあったが、本実施形態では、横方向座標軸上に位置する各点および縦方向座標軸上に位置する各点についての補正係数を持たせておくだけで、画像読取領域S内の任意のフォトダイオード1の出力値を容易に補正することができるので、メモリ容量を著しく低減させることができる。また、NDフィルタを用いた場合のように、イメージセンサとしての全体としての出力が低下するということもない。

なお、分圧回路 8 の構成は、図 5 に示した回路構成に代えて、図 1 2 に示すように、各 A/D コンバータ 6 $A\sim 6$ D のコンパレータ回路 1 2 に与えられる基準電圧が抵抗 R 1 $1\sim R$ 1 6 によって直列的に分圧される回路構成であってもよい。

すなわち、第3A/Dコンバータ6Cは、増幅器15に直接的に接続されており、第2A/Dコンバータ6Bは、抵抗R13を介して増幅器15に接続されている。また、第1A/Dコンバータ6Aは、抵抗R12, R13を介して増幅器15に接続されており、第4A/Dコンバータ6Dは、抵抗 R14を介して増幅器15に接続されている。そして、第5A/Dコンバータ6Eは、抵抗R14,R15を介して増幅器15に接続されている。抵抗 R11は、一端が抵抗R12に接続され、他端が所定電位 V_0 に接続されている。また、抵抗R16は、一端が抵抗R15に接続され、他端が所定電位 V_0 に接続されている。

25 この構成により、各A/Dコンバータ6A,6B,6C,6D,6Eに与えられる基準電圧は、横方向補正係数に関連した値に応じて、各抵抗R11 ~R16の値によって異なるようにされる。具体的には、第3A/Dコンバータ6Cには、基準電圧がそのまま入力され、第2および第4A/Dコンバ

25



ータ6B,6Dには、正規の基準電圧のたとえば90%の電圧が基準電圧として入力される。また、第1および第5A/Dコンバータ6A,6Eには、正規の基準電圧のたとえば67.5%の電圧が基準電圧として入力される。したがって、この回路構成により、図5に示した回路構成と同様の作用効果を奏する。

また、これらの分圧回路 8 を設けることに代えて、図13に示すように、各A/Dコンバータ6A~6Dのカウンタ回路13におけるカウント範囲 (カウント加算値) がA/Dコンバータ6A~6Dごとに、横方向補正係数 に関連した値に応じて、異なるように設定されるようにしてもよい。

10 すなわち、上記実施形態では、カウンタ回路13は、「0」~「1023」の間でカウントされたが、この「0」~「1023」の間でカウントするカウンタ回路13は、第3A/Dコンバータ6Cのカウンタ回路のみとし、第2および第4A/Dコンバータ6B,6Dの各カウンタ回路13は、たとえば「0」~「1138」の間でカウントされ、第1および第5A/Dコンバータ6A,6Eの各カウンタ回路13は、たとえば「0」~「1517」の間でカウントされるようにする。このようなカウント範囲の設定変更は、カウンタ回路13に入力されるクロック周波数を変更することにより容易に可能である。

なお、上記した「1138」や「1517」といったカウント範囲を示す 20 値は、読出線4が5本の場合を想定して予め定められた値である。

図8に示したように、列方向に配列されたフォトダイオード1の出力値を行ごとに補正するときに、カウンタ回路13では、コンパレータ回路12から出力される一致信号によって、カウント値C'がカウントされる。そして、各A/Dコンバータ6A~6Dのカウンタ回路13におけるカウント範囲をそれぞれ異なるように設定しておけば、カウント範囲を広くしたカウンタ回路13の方が、大きな値をカウントすることができる。したがって、フォトダイオード1の出力値は、見かけ上、増加されることになる。

これにより、分圧回路8を設けた回路構成と同様の作用効果を奏すること



ができるとともに、分圧回路 8 を省略することができる結果、部品コストを 一層削減することができる。

また、上述した補正方法は、エリアイメージセンサにDSPを内蔵させた 場合にも適用させることができる。

5 すなわち、従来、DSPを用いる方法では、図14に示すように、全てのフォトダイオード1によって読み出された全ての出力値に対して、フォトダイオード1が位置する点における受光量の最大受光量に対する比の逆数を補正値としてメモリ30から読み出し、乗算器31によって乗算することにより、画像読取領域Sにおける光量がほぼ均一になるようにされていた。この方法では、全てのフォトダイオード1に対してそれぞれ補正値を有しなければならない結果、メモリの容量が増大していた。

本実施形態では、図15に示すように、画像読取領域Sの中心を通る横方 向座標軸上の各点に対応する横方向補正係数と、画像読取領域Sの中心を通 る縦方向座標軸上の各点に対応する縦方向補正係数とをそれぞれメモリ2 1に記憶させておく。


そして、フォトダイオード1の実際の出力値に対して、当該フォトダイオード1の横方向座標に対応する縦方向補正係数を乗算器22によって乗算し、当該フォトダイオード1の縦方向座標に対応する縦方向補正係数を乗算器23によって乗算する。

20 このようにすれば、上記横方向補正係数と、縦方向補正係数とだけを記憶 しておけばよいので、全てのフォトダイオード1に対してそれぞれ補正値を 有する場合に比べ、メモリ容量を大幅に低減することができ、ひいては、部 品コストの削減化を図ることができる。しかも、この方法によれば、画素数 が増えれば増えるほどより大きな効果を発揮する。

25 なお、補正係数を乗算させる方法としては、図16に示すように、あらか じめ、フォトダイオード1の横方向座標に対応する横方向補正係数と、縦方 向座標に対応する縦方向補正係数とを乗算器24によって乗算しておき、そ の乗算結果をフォトダイオード1の実際の出力値に乗算器25によって乗

20

25



算させる方法であってもよい。

また、上記横方向補正係数および縦方向補正係数は、予め間引きしたデータとして記憶されていてもよい。すなわち、メモリには、複数の列ごとに1つの補正係数を記憶させるとともに、複数の行ごとに1つの補正係数を記憶させておく。これによれば、メモリ容量をさらに低減させることができる。さて、上記第1実施形態は、撮像面に結像される被写体光像の光量の不均一に基づく撮像画像の画質劣化を改善するものであったが、次に、行毎に時間差を設けて露光動作を行うことによって生じる画像歪を改善する第2実施形態について説明する。

10 第2実施形態に係るCMOS型エリアイメージセンサは、上述した第1実 施形態に係るCMOS型エリアイメージセンサに対して各画素の構成が相 違し、この構成の相違に基づき露光の制御方法が相違する。

従って、以下の説明では、第2実施形態に係るMOS型エリアイメージセンサの画素の構成と露光制御について説明する。

15 図17は、第2実施形態に係るCMOS型エリアイメージセンサの1画素 分の構成を示す回路図である。

第2実施形態に係るCMOS型エリアイメージセンサの各画素もフォト ダイオード10とこれに接続されたスイッチング回路20とで構成されて いる。フォトダイオード10は、上述した第1実施形態に係るエリアイメー ジセンサのフォトダイオード1に相当している。

スイッチング回路20は、トランスファトランジスタTRt、キャパシタC、リセット用トランジスタTRr、増幅用トランジスタTRa及び選択用トランジスタTRsによって構成されている。選択用トランジスタTRs、リセット用トランジスタTRr及び増幅用トランジスタTRaは、それぞれ上述した第1実施形態に係るエリアイメージセンサのスイッチング回路2を構成する選択用トランジスタ2a、リセット用トランジスタ2c及び増幅用トランジスタ2bに相当している。キャパシタCは、露光動作によりフォトトランジスタ10に蓄積された電荷を一時保存するものである。また、ト



ランスファトランジスタTRtは、フォトトランジスタ10の蓄積電荷のキャパシタCへの転送を制御するスイッチング素子である。

フォトダイオード10は、出力端としてのカソードがトランスファトラン ジスタTRtのソース(入力端)に接続され、アノードが接地されている。

5 トランスファトランジスタTRtは、Nチャネル接合型のFET (Field Effect Transistor)からなり、出力端としてのドレインがキャパシタCの主電極に接続され、ゲートが転送制御線Tに接続されている。転送制御線Tは、トランスファトランジスタTRtのオン/オフを制御する制御信号を入力するための信号線で、アドレス線3と同様に、各行に配列された複数の画素に対応して複数本設けられ、それぞれ制御部9に接続されている。

キャパシタCの主電極は、リセット用トランジスタTRrのソース(入力端)と増幅用トランジスタTRaのゲートとの接続点P1に接続され、キャパシタCの他方の電極は接地されている。リセット用トランジスタTRrは、Nチャネル接合型のFETからなり、ゲートがリセット線Rに接続されている。増幅用トランジスタTRaは、Pチャネル接合型のFETからなり、ドレインがバイアス線Bに接続され、出力端としてのソースが選択用トランジスタTRsのドレインに接続されている。選択用トランジスタTRsは、Pチャネル接合型のFETからなり、出力端としてのソースが信号線Lに接続され、ゲートがアドレス線Aに接続されている。

トランスファトランジスタTRtは、転送制御線Tを通じて制御部9から制御信号(以下、転送信号という。)が入力されると、オンになり、フォトダイオード10に蓄積された電荷をキャパシタCに転送する。従って、露光は、トランスファトランジスタTRtがオンからオフにされた時点で開始され(露光開始時点)、次にトランスファトランジスタTRtがオフからオンにされると(露光終了時点)、それまでにフォトダイオード10に蓄えられた電荷がすべてキャパシタCに転送されることで実現される。

リセット用トランジスタTRrは、リセット線Rを通じて制御部9からリセット信号が入力され、オフにされている間、接続点P1から増幅用トラン

20



ジスタTRaへの画素信号の移動を自由とする。逆に、リセット用トランジスタTRrをオンにすると、キャパシタCに蓄積された電荷は接続点P1及びリセット用トランジスタTRrを通って外部に放出される。すなわち、リセット用トランジスタTRrをオンにすると、キャパシタCの残留電荷が回路外に放出(リセット)され、フォトダイオード10からキャパシタCへの・蓄積電荷(露光動作によって蓄積された電荷)の転送を可能にする。

増幅用トランジスタTRaは、ソースフォロワとして機能する。増幅用トランジスタTRaは、ゲートに入力された画素信号(キャパシタCの電圧)を増幅し、増幅後の画素信号をスイッチングトランジスタTRsへと出力する。選択用トランジスタTRsは、アドレス線Aを通じて制御部9から選択信号が入力されると、オンになり、増幅用トランジスタTRaを動作させる。すなわち、選択用トランジスタTRsがオンになると、増幅用トランジスタTRaから増幅後の画素信号が出力され、選択用トランジスタTRsを介して信号線Lに出力される。この画素信号は、信号線Lを通じてA/Dコンバータ6に入力される。

A/Dコンバータ6は、上述したように、選択信号(水平同期信号)に同期してアナログ信号としての画素信号をディジタルの画素データに変換して出力する。選択用トランジスタTRsは、選択信号に同期してオンになり、増幅用トランジスタTRaから出力される画素信号(キャパシタCに蓄積された電荷に基づく画素信号を増幅した信号)を信号線Lを介してA/Dコンバータ6に入力するので、A/Dコンバータ6のA/D変換動作は、各行で画素信号が読み出される毎に行われる。そして、行毎にA/Dコンバータ6で生成された画素データは、シフトレジスタ7を介して順次、フレームメモリに転送される。

25 制御部9は、上述したように、各アドレス線3への選択信号の出力、各リセット線Rへのリセット信号の出力、各転送制御線Tへの転送信号の出力を制御する。制御部9は、垂直同期信号及び水平同期信号に基づいて選択信号、リセット信号及び転送信号の出力タイミングを制御する。



選択信号は、画素信号を読み出す行を選択する信号で、水平同期信号に同期して最上行から最下行に順番に出力される。選択信号が出力された行に配列されている複数の画素は、同時に選択用トランジスタTRsがオンになり、画素信号が信号線Lを介してA/Dコンバータ6に出力される。

りセット信号は、キャパシタCの残留している電荷を放出するための信号で、例えばHレベルのパルス信号である。転送信号は、フォトダイオード10の蓄積電荷のキャパシタCへの転送を制御する信号で、実質的にフォトダイオード10の露光動作を制御する信号である。転送制御線TにHレベルの転送信号が出力されると、その転送制御線Tに対応する行に配列されている複数の画素は、同時にトランスファトランジスタTRsがオンになり、フォトダイオード10の露光動作によって蓄積された電荷がキャパシタCに転送される。その後、転送制御線Tにレベルの転送信号が出力されると、その転送制御線Tに対応する行に配列されている複数の画素は、同時にトランスファトランジスタTRsがオフになり、転送信号がHレベルからLレベルに反転したタイミングで、フォトダイオード10からキャパシタCへの電荷転送が禁止され、露光が開始される。

露光動作によってフォトダイオード10に蓄積された電荷は、キャパシタ Cをリセットした後に当該キャパシタCに転送されるため、転送信号はリセット信号と同時若しくはその後に出力される。

20 第2実施形態に係るCMOS型エリアイメージセンサでは、フォトダイオード10に蓄積された電荷をキャパシタCに転送して一時保存するようにしているので、フォトダイオード10の露光動作と蓄積電荷の読出動作とを分離することができるようになっている。

上述した従来のCMOS型エリアイメージセンサや第1実施形態に係る CMOS型エリアイメージセンサは、露光終了時に直ちにフォトダイオード 10の蓄積電荷が読み出され、それと同時に次の露光動作が開始されるよう に構成されているため、全画素の露光開始/終了タイミングを同時にすると 、各信号線Lに、対応する列に縦方向に配列された複数の画素から同時に画



素信号が出力され、これらの画素信号が混合されてA/Dコンバータ6に入力されることになるので、行単位で画素の露光開始/終了タイミングをずらせる必要があった。この結果、撮像画面は行単位で露光時刻がずれ、高速移動している被写体の場合、画像歪が生じることとなっていた。

5 第2実施形態に係るCMOS型エリアイメージセンサでは、フォトダイオード10の露光動作と蓄積電荷の読出動作とが分離できるので、全画素の露光動作を同時に制御するとともに、蓄積電荷の読出動作の際に行単位でタイミングをずらせば、従来と同様に全画素の受光信号を正常に読み出すことができるようになっている。

10 次に、第2実施形態に係るCMOS型エリアイメージセンサの露光動作に ついて説明する。

図18ないし図20は、動画像入力時の動作タイミングを示すタイムチャートである。特に、図18は、従来と同様に1行ずつ露光タイミングをずらしたノーマル入力モード、図19は、全画素同一の露光タイミングで比較的短い露光時間としたグローバルシャッタ入力モード、図20は、全画素同の露光タイミングで比較的長い露光時間としたグローバルシャッタ入力モードを示している。各図には、2本のアドレス線A2,A3に対応した第2,第3行目に係る動作タイミングを示す。このような動作タイミングは、他の行でも同様に適用される。なお、図18のノーマル入力モードは、あくまでも比較参考例にすぎず、実際にはそのような動作モードは採用されない。

ノーマル入力モードでは、図18に示すように、制御部9は、垂直同期信号が入力されてから次の垂直同期信号が入力されるまでを1サイクルとし、この1サイクルの間に水平同期信号に同期して各アドレス線A1~A6の選択走査順を示すアドレス値をアドレスカウンタに書き込む。この垂直同期信号の1サイクルが画像データの1フレーム分に相当する。また、水平同期信号の1サイクルが1行分の信号処理時間に相当する。

たとえば、制御部9がアドレスカウンタからアドレス値「A2」を読み出して再びアドレス値「A2」を読み出すまでは、第2行目のフォトダイオー

10

15

20

25



ド10, …が露光状態 (チャージ中) にある。また、アドレスカウンタからアドレス値「A3」を読み出して再びアドレス値「A3」を読み出すまでは、第3行目のフォトダイオード10, …が露光状態にある。これらの露光による第2、第3行目の画素信号は、第1フレーム (1F) の一部をなす。

そして、制御部9は、アドレス値「A2」を読み出した時点で第2行目の 転送制御線Tに転送信号を出力する。また、制御部9は、アドレス値「A3」 を読み出した時点で第3行目の転送制御線Tに転送信号を出力する。これに より、第2行目では、フォトダイオード10の画素信号がトランスファトラ ンジスタTR tを通じてキャパシタCに転送され、さらに水平同期信号の1 サイクル分遅れて第3行目でも、同様にしてフォトダイオード10の画素信 号がキャパシタCに転送される。

このとき、各行においては、転送信号の送出タイミング(トランスファトランジスタTRtがオンするタイミング)に合わせてリセット線R上のリセット信号がLレベルとされる。また、各行においてリセット信号がLレベルになった直後には、各アドレス線A2,A3にHレベルの選択信号が出力される。その結果、各行では、画素信号がキャパシタCに蓄えられ(チャージ)、その直後、画素信号は、選択信号の送出タイミング(選択用トランジスタTRsがオンするタイミング)で増幅用トランジスタTRaに入力されることで増幅され、さらに増幅後の画素信号が選択用トランジスタTRs及び信号線Lを介してA/Dコンバータ6に出力される。

そして、A/Dコンバータ6によって水平同期信号の1サイクル時間内に 画素信号がディジタルの画像データに変換される。さらに、その画像データ は、同一サイクル時間内にシフトレジスタ7によって1行分のシリアルデー タとしてフレームメモリに出力される。このような一連の動作を行単位、さ らにはフレーム単位で繰り返し行うことにより、複数フレーム分の連続した 画像データ、すなわち動画像が得られる。

ところで、ノーマル入力モードでは、図18からも明らかなように、水平 同期信号に同期して各行に配列された複数の画素が順番に露光が開始され

25



るので、露光開始タイミングが行ごとに異なる。その結果、露光時間は同一であるが、行毎に露光時刻の異なる画素信号によってフレーム画像が構成されるため、被写体が移動している場合は、当該フレーム画像に歪みが生じてしまう。そのため、実際には、以下に説明するグローバルシャッタ入力モードを採用している。

まず、短時間露光方式のグローバルシャッタ入力モードについて説明する。 図19に示すように、短時間露光方式のグローバルシャッタ入力モードでは、制御部9は、トリガ信号の入力に応じて全行同時にリセット線R,…上にHレベルの全リセット信号を一瞬送出する。それと同時に、制御部9は、10 全行の転送制御線T,…上にも一瞬Hレベルに上昇するパルス信号からなる全転送信号を送出する(タイミングa参照)。すると、全画素において、フォトダイオード10,…およびキャパシタC,…に残留した電荷がリセット用トランジスタTRr,…を通じて外部に放出され、フォトダイオード10,…およびキャパシタC,…がリセットされ、露光が開始される。

15 その後、制御部9は、垂直同期信号が入力される直前(タイミングb参照)にHレベルの全転送信号を一瞬再送出する。これにより、トランスファトランジスタTRtが短時間(タイミングaからタイミングbの時間)にわたりオフとされ、その間に全画素のフォトダイオード10,…が同時に露光状態とされる。そして、全画素では、全転送信号の再送出時点(タイミングb)でフォトダイオード10,…からトランスファトランジスタTRtを通じてキャパシタC,…に受光量に応じて蓄積された電荷が転送され(図18のA2,A3のキャパシタチャージ参照)、これらのキャパシタC,…にその蓄積電荷が一時的に蓄えられた状態とされる。

その後、制御部9は、水平同期信号に同期して1行ごとにアドレス線Aに選択信号を送出する(図19の水平同期信号とA2, A3のアドレス選択信号参照)。すると、各行に配列された複数の画素では、キャパシタCに蓄積された全画素同時露光による電荷に基づく画素信号が増幅用トランジスタTRaにより増幅され、選択用トランジスタTRsを通じて信号線L上に出



力される。その後、各行の画素信号は、A/Dコンバータ6によりディジタル信号に変換された後(図19のA/D変換参照)、シフトレジスタ7を介してフレームメモリに転送される。そして、この動作を全ての行について行うことによりフレームメモリに1フレーム分の画像データが記憶される。更に、この1フレームごとの画像データの生成を繰り返すことにより動画像の画像データが得られる。

要するに、短時間露光方式のグローバルシャッタ入力モードでは、図19からも明らかなように、比較的短い露光時間で全画素同時に露光動作が行われ、その直後にフォトダイオード10に蓄積電荷は一旦キャパシタCに転送してフォトダイオード10を露光可能状態にする一方、キャパシタCに一時保存された蓄積電荷は、水平同期信号に同期して行単位で順次読み出され、A/Dコンバータ6でディジタル信号の画像データに変換された後、シフトレジスタ7を介してフレームメモリに記憶される。従って、被写体が移動体であっても画像歪のない撮像画像を得ることができる。

次に、長時間露光方式のグローバルシャッタ入力モードについて説明する。 15 図20に示すように、長時間露光方式のグローバルシャッタ入力モードで は、制御部9は、垂直同期信号が入力される直前(タイミングa参照)に、 同時に全てのリセット線R,…および転送制御線T,…のそれぞれにHレベ ルの全リセット信号と全転送信号とを一瞬送出する。すると、全画素におい て、フォトダイオード10, …およびキャパシタC, …に蓄えられた電荷が 20 リセット用トランジスタTRェ,…を通じて外部に放出され、フォトダイオ ード10、…およびキャパシタC、…がリセットされ、露光が開始される。 その後、制御部9は、次の垂直同期信号が入力される直前(図20では表 れていない) になるまで全リセット信号および全転送信号を送出することは ない。これにより、トランスファトランジスタTRtが垂直同期信号の周期 25 に相当する長い時間(1フレーム分の画像データの取込時間に相当)にわた ってオフとされ、その間に全画素のフォトダイオード10,…が同時に露光 状態とされる。

10

15



また、制御部9は、全画素で露光動作を行わせている間に、水平同期信号に同期して1行ごとにアドレス線Aに選択信号を送出する(図20の水平同期信号とA2,A3のアドレス選択信号参照)。各行に配列された複数の画素では、キャパシタCに蓄積された前回の全画素同時露光による電荷に基づく画素信号が増幅用トランジスタTRaにより増幅され、選択用トランジスタTRsを通じて信号線L上に出力される。その後、各行の画素信号は、A/Dコンバータ6によりディジタル信号に変換された後(図20のA/D変換参照)、シフトレジスタ7を介してフレームメモリに転送される。そして、この動作を全ての行について行うことによりフレームメモリに1フレーム分の画像データが記憶される。

すなわち、長時間露光方式のグローバルシャッタ入力モードでは、全画素で同時に垂直同期信号の周期に相当する時間の露光を行なっている間に、前の全画素同時露光で得られた受光量に応じた電荷を、各画素のキャパシタCから行単位で順次、A/Dコンバータ6読み出し、ディジタルの画像データに変換した後、シフトレジスタ7を介してフレームメモリに記憶する。従って、長時間露光方式のグローバルシャッタ入力モードでは、被写体が移動体であっても画像歪がなく、しかも明るさの点でも十分な撮像画像を得ることができる。

従来のCMOS型エリアイメージセンサでは、行単位で露光開始タイミングをずらせて各画素の露光動作を制御しているので、画像歪を抑制するべく各行の時間的ずれをできるだけ小さくするために、水平同期信号の周波数(クロック周波数)を高めてA/D変換などをより高速化することもある。しかし、そうすると、A/Dコンバータ6などの消費電力が増大するという不都合が生じるが、第2実施形態に係るCMOS型エリアイメージセンサでは、全画素の露光動作を同時に行うことができるので、クロック周波数を高める必要がなく、消費電力が増大するという不都合も生じない。

次に、第2実施形態に係るCMOS型エリアイメージセンサの変形例について説明する。なお、第2実施形態と同様の点については、同一符号を付し



てその説明を省略する。

図21は、第2実施形態に係るCMOS型エリアイメージセンサの変形例の1画素分の構成を示す回路図である。

この変形例では、フォトダイオード10と接続点P1との間に、トランスファトランジスタTRtの出力端(ドレイン)とキャパシタCの主電極とを接続した組を2組設けている。すなわち、フォトダイオード10の蓄積電荷を一時的に保存するキャパシタを二段構成としている。


図21に仮想線で囲むブロックK1, K2で示すように、フォトダイオード10に近いブロックK1を第1組、遠いブロックK2を第2組とすると、10 第1組のトランスファトランジスタTRt1のソースは、フォトダイオード10のカソードに接続され、ドレインは第2組のトランスファトランジスタTRt2のソース及びキャパシタC1の主電極に接続され、ゲートは第1転送制御線T1に接続されている。また、第2組のトランスファトランジスタTRt2のドレインは接続点P1に接続され、ゲートは第2転送制御線T2に接続されている。


また、第2組のキャパシタに対するリセット用トランジスタとは別にフォトダイオード10に対するリセット用トランジスタを設けている。後者を第1リセット用トランジスタTRt1とし、前者を第2リセット用トランジスタTRt2とすると、第1リセット用トランジスタTRt1のソースはフォトダイオード10の出力端(カソード)が接続され、ゲートは第1のリセット線R1に接続されている。また、第2リセット用トランジスタTRt2のソースは接続点P1に接続され、ゲートは第2のリセット線R2に接続されている。

次に、CMOS型エリアイメージセンサの変形例の露光動作について説明 25 する。

図22は、変形例の動画像入力時の動作タイミングを示すタイムチャートである。このタイムチャートは、グローバルシャッタ入力モードにおけるタイムチャートである。また、2本のアドレス線A2, A3に対応した第2,

25






この変形例他によるグローバルシャッタ入力モードでは、制御部9は、図 19に示すタイミングと同じタイミングとした上で全行同時に第1リセッ 5 ト線R1上にHレベルの第1リセット信号を一瞬送出する。それと同時に、 制御部9は、全行にわたる第1転送制御線T1上にもHレベルの第1転送信 号を一瞬送出する。すると、全画素のフォトダイオード10,…で同時に露 光が開始される(タイミングa, b参照)。

その後、制御部9は、垂直同期信号を入力する直前にHレベルの第1転送 10 信号を一瞬再送出する(タイミング c, d参照))。これにより、第1組のトランスファトランジスタTR t 1が短時間にわたりオフとされ、その間に全画素のフォトダイオード10,…が同時に露光状態とされる。そして、全画素では、第1転送信号の再送出時点(タイミング c, d参照)でフォトダイオード10,…から第1組のトランスファトランジスタTR t 1を通じて 15 同組のキャパシタC1,…に画素信号が転送され、これらのキャパシタC1,…に画素信号が一時的に蓄えられた状態とされる。

その後、制御部9は、たとえばアドレスカウンタからアドレス値「A2」を読み出した時点で第2行目の第2転送制御線T2に第2転送信号を出力する。また、制御部9は、アドレスカウンタからアドレス値「A3」を読み出した時点で第3行目の第2転送制御線T2に第2転送信号を送り出す。これにより、第2行目では、第1組のキャパシタC1に蓄積された電荷(画素信号)が第2組のトランスファトランジスタTRt2を通じて第2組のキャパシタC2に転送され、さらに水平同期信号の1サイクル分遅れて第3行目でも、同様にして第1組のキャパシタC1に蓄積された電荷(画素信号)が第2組のキャパシタC2に転送される。

このとき、各行においては、第2転送信号の送出タイミング(第2組のトランスファトランジスタTR t 2がオンするタイミング)に合わせて第2リセット線R2上の第2リセット信号がLレベルとされる。また、各行におい



て第2リセット信号がLレベルになった直後には、各アドレス線A2,A3にHレベルの選択信号が出力される。その結果、各行では、電荷が第2組のキャパシタC2に蓄積され(チャージ)、その直後、画素信号は、選択信号の送出タイミング(スイッチングトランジスタTRsがオンするタイミング)で増幅用トランジスタTRaに入力されることで増幅され、さらに増幅後の画素信号が選択用トランジスタTRs及び信号線Lを介してA/Dコンバータ6に出力される。


そして、A/Dコンバータ6によって水平同期信号の1サイクル時間内に 画素信号がディジタルの画像データに変換される。さらに、その画像データ は、同一サイクル時間内にシフトレジスタ7によって1.行分のシリアルデー タとしてフレームメモリに出力される。このような一連の動作を行単位、さ らにはフレーム単位に繰り返し行うことにより、複数フレーム分の連続した 画像データ、すなわち動画像が得られる。

要するに、変形例に係るグローバルシャッタ入力モードでは、図22から も明らかなように、全画素同時に露光動作が行われ、その直後にフォトダイオード10の蓄積電荷は一旦第1組のキャパシタC1に転送してフォトダイオード10を露光可能状態にする一方、キャパシタC1に一時保存された蓄積電荷は、水平同期信号に同期して行単位で第2組のキャパシタC2に転送しながら順次読み出され(図22の期間eにおける第2行目の画素信号の 読出処理参照)、A/Dコンバータ6でディジタル信号の画像データに変換された後、シフトレジスタ7を介してフレームメモリに記憶される。第2実 施形態に係るCMOS型エリアイメージセンサと同様に、被写体が移動体であっても画像歪のない撮像画像を得ることができる。

なお、上記の各実施形態による効果は、たとえばディジタルカメラの液晶 25 モニタに動画像を表示させる際や、記録用メモリなどに動画像データを取り 込む際に特に有効とされる。

また、エリアイメージセンサ1は、カラーイメージセンサ、モノクロイメージセンサのずれであってもよい。また、画素配列は格子状に限定されず、





制御部9は、たとえばアドレス線A…を1本おきに飛び越し走査するとしても良い。そうした場合、フレームレートを高めてデータ量を削減することができる。

その他の点については、本願発明の範囲内で種々の変更が可能である。たとえば、1 画素当たりのキャパシタCやトランスファトランジスタTRtの数は、それぞれ3以上としても良い。

また、本願発明は、上記の各実施形態に限定されるものではない。エリア イメージセンサ1は、ディジタルカメラに限らず、たとえばディジタルビデ 10 オカメラや撮影機能付きの携帯型電話機などにも適用することができ、さら には工業用の検査装置などにも広く適用できる。

25



請 求 の 範 囲

1. 撮像面に格子状に配列された複数の画素を備え、撮像光学系を介して当該撮像面に結像される被写体光像の光を各画素で電気信号に光電変換して出力するエリアイメージセンサであって、

各画素は、受光量に応じた電荷を蓄積することにより露光した光を電気信号に変換する光電変換素子と、露光終了後に上記光電変換素子から蓄積電荷を外部に出力させるための選択用トランジスタと、上記光電変換素子と上記選択用トランジスタとの間に設けられ、上記光電変換素子から露光により蓄積された電荷を一時的に保持するためのキャパシタと上記光電変換素子の蓄積電荷の当該キャパシタへの転送を制御するためのトランスファトランジスタとからなる1又は2以上の電荷保持回路と、上記選択用トランジスタと上記電荷保持回路との間に設けられ、露光開始前に上記キャパシタの残留電積を放出するためのリセット用トランジスタとからなり、

上記撮像面内の画像読取領域の所定点を通る横方向の座標軸上に 位置する各点に対応する上記画素から出力される光電変換信号のレ ベルを補正するための横方向補正係数と、

上記撮像面内の画像読取領域の所定点を通る縦方向の座標軸上に 20 位置する各点に対応する上記画素から出力される光電変換信号のレ ベルを補正するための縦方向補正係数とを定める一方、

上記画像読取領域内の各画素から出力される光電変換信号に、各 画素の横方向座標に対応する横方向補正係数と縦方向座標に対応す る縦方向補正係数とを乗ずることにより、各画素の光電変換信号の レベルを補正するように構成したことを特徴とする、エリアイメー ジセンサ。

2. 撮像面に格子状に配列された複数の画素を備え、撮像光学系を介して当該撮像面に結像される被写体光像の光を各画素で電気信号



に光電変換して出力するエリアイメージセンサであって、

各画素は、

10

受光量に応じた電荷を蓄積することにより露光した光を電気信号に変換する光電変換素子と、

5 露光終了後に上記光電変換素子から蓄積電荷を外部に出力させる ための選択用トランジスタと、

上記光電変換素子と上記選択用トランジスタとの間に設けられ、 上記光電変換素子から露光により蓄積された電荷を一時的に保持す るためのキャパシタと上記光電変換素子の蓄積電荷の当該キャパシ タへの転送を制御するためのトランスファトランジスタとからなる 1又は2以上の電荷保持回路と、

上記選択用トランジスタと上記電荷保持回路との間に設けられ、 露光開始前に上記キャパシタの残留電荷を放出するためのリセット 用トランジスタと、

- 15 からなることを特徴とするエリアイメージセンサ。
- 3. 上記電荷蓄積回路は、上記キャパシタの一方の電極が上記トランスファトランジスタの出力端に接続されるとともに、他方の電極が接地された構成をなし、上記トランスファトランジスタの入力端
 20 が上記光電変換素子側に接続され、上記キャパシタの一方の電極が上記リセット用トランジスタ側に接続されることを特徴とする、請求項1又は2に記載のエリアイメージセンサ。
- 4. 各画素は、上記光電変換素子と上記選択用トランジスタとの間 25 に上記電荷保持回路が2個直列に接続されるとともに、上記光電変 換素子の入力端に、露光開始前に当該光電変換素子の残留電荷を放 出するための第2のリセット用トランジスタが接続されていること を特徴とする、請求項1又は2に記載のエリアイメージセンサ。
- 30 5. 列毎に、各列に配列された複数の画素から光電変換信号を出力

20

25



させるための複数の信号線が設けられるとともに、

行毎に、各行に配列された複数の画素の上記トランスファトランジスタ、上記リセット用トランジスタ及び上記選択用トランジスタをそれぞれオン/オフ制御するための複数の転送制御線、リセット線及びアドレス線が設けられ、

全リセット線と全転送制御線とにそれぞれリセット信号と転送信号とを同時に出力して全画素同時露光を開始させた後、所定の露光時間の経過時に全転送制御線に再度転送信号を出力して当該全画素同時露光を終了させ、その後垂直同期信号に同期して出力される複数の水平同期信号に同期して各行に対するアドレス線に順次、選択信号を出力して行毎に、各行に配列された複数の画素から上記全画素同時露光による光電変換信号が同時に出力されることを特徴とする、請求項1又は2に記載のエリアイメージセンサ。

15 6. 列毎に、各列に配列された複数の画素から光電変換信号を出力 させるための複数の信号線が設けられるとともに、

行毎に、各行に配列された複数の画素の上記トランスファトランジスタ、上記リセット用トランジスタ及び上記選択用トランジスタをそれぞれオン/オフ制御するための複数の転送制御、リセット線及びアドレス線が設けられ、

垂直同期信号に同期して全リセット線と全転送制御線とにそれぞれリセット信号と転送信号とを同時に出力することにより当該垂直同期信号の周期に相当する時間の全画素同時露光が繰り返されるとともに、各露光期間中に垂直同期信号に同期して出力される複数の水平同期信号に同期して各行に対するアドレス線に順次、選択信号を出力して行毎に、各行に配列された複数の画素から1つ前の露光期間の上記全画素同時露光による光電変換信号が同時に出力されることを特徴とする、請求項1又は2に記載のエリアイメージセンサ。

30



7. 撮像面に格子状に配列された複数の画素を備え、撮像光学系を介して当該撮像面に結像される被写体光像の光を各画素で電気信号に光電変換して出力するエリアイメージセンサであって、

上記撮像面内の画像読取領域の所定点を通る横方向の座標軸上に 位置する各点に対応する上記画素から出力される光電変換信号のレ ベルを補正するための横方向補正係数と、

上記撮像面内の画像読取領域の所定点を通る縦方向の座標軸上に 位置する各点に対応する上記画素から出力される光電変換信号のレ ベルを補正するための縦方向補正係数とを定める一方、

- 10 上記画像読取領域内の各画素から出力される光電変換信号に、各画素の横方向座標に対応する横方向補正係数と縦方向座標に対応する縦方向補正係数とを乗ずることにより、各画素の光電変換信号のレベルを補正するように構成したことを特徴とする、エリアイメージセンサ。
- 15 8. 上記画像読取領域の所定点は、上記撮像光学系からの基準受光 量が最大となる画素が位置する点である、請求項1又は7に記載の エリアイメージセンサ。
- 20 9. 上記横方向補正係数は、上記所定点を通る横方向の座標軸上に 配列されている各画素の基準受光量の、上記所定点に位置する画素 の基準受光量に対する比の逆数に基づいて定められており、

上記縦方向補正係数は、上記所定点を通る縦方向の座標軸上に配列されている各画素の基準受光量の、上記所定点に位置する画素の 25 基準受光量に対する比の逆数に基づいて定められている、請求項1 又は7に記載のエリアイメージセンサ。

10. 列毎に設けられ、各列に配列された複数の画素から出力されるアナログの光電変換信号のレベルを所定の基準レベルと比較してディジタル信号に変換する複数のA/D変換手段と、



行単位で各行に配列された複数の画素から光電変換信号が出力されるとき、上記縦方向補正係数に関連した値に応じて、行毎に異なる基準レベルを上記A/D変換手段に対して設定する第1の基準レベル設定手段と、

5 上記横方向補正係数に関連した値に応じて、異なる基準レベルを 上記A/D変換手段毎に設定する第2の基準レベル設定手段とを備 える、請求項1又は7に記載のエリアイメージセンサ。

11. 上記横方向設定手段は、上記基準電圧を抵抗によって分圧することにより、上記A/D変換手段毎に異なる基レベルを設定する、請求項10に記載のエリアイメージセンサ。

12. 列毎に設けられ、各列に配列された複数の画素から出力されるアナログの光電変換信号のレベルを所定の基準レベルと比較してディジタル信号に変換する複数のA/D変換手段と、

15 行単位で各行に配列された複数の画素からアナログ信号が出力されるとき、上記縦方向補正係数に関連した値に応じて、行毎に異なる基準レベルを上記A/D変換手段に対して設定する第1の基準レベル設定手段と、

上記各A/D変換手段の出力を所定のカウント範囲を基準として 20 カウントし、上記横方向補正係数に関連した値に応じて、異なるカウント範囲を上記A/D変換手段毎に設定する第2の基準レベル設定手段とを備える、請求項1又は7に記載のエリアイメージセンサ。 13.上記画像読取領域の所定点を通る横方向の座標軸上に位置する各点に対応する横方向補正係数を予め記憶する横方向補正係数記 25 憶手段と、


上記画像読取領域の所定点を通る縦方向の座標軸上に位置する各点に対応する縦方向補正係数を予め記憶する縦方向補正係数記憶手段と、



上記画像読取領域内の各画素から出力される光電変換信号に、上記横方向補正係数記憶手段に記憶された当該画素の横方向座標に対応する横方向補正係数と、上記縦方向補正係数記憶手段に記憶された当該画素の縦方向座標に対応する縦方向補正係数とを乗算する乗算手段とを備える、請求項1又は7に記載のエリアイメージセンサ。

14. 上記横方向補正係数記憶手段は、上記横方向補正係数を間引きして記憶するものであり、

上記縦方向補正係数記憶手段は、上記縦方向補正係数を間引きし 10 て記憶するものである、請求項13に記載のエリアイメージセンサ。






FIG.2




FIG.3




FIG.4




FIG.5




FIG.6





FIG.7






FIG.8




FIG.9






FIG.10




FIG.11

				Ţ	,1G.	T T				
		➤横	方向							S
> 縦方向	100 67.5	100 67.5	100 67.5	100 90	$\frac{100}{67.5}$ ×	100 100	$\frac{100}{67.5}$ ×	100 90	100 67.5	3 100 67.5
方向	100 90	< 100 67.5	100 90	100 90	100 90	100	100 90	100 90	100 90	< 100 67.5
	100 100	< 100 67.5	100 100	100 90	100 100	100	100 100	100 90	100 100	< 100 67.5
	100 90	< 100 67.5	100 90	100 90	100 90	< 100 100	100 90	100 90	100 90	< 100 67.5
	100 67.5	× 100 67.5	100 67.5	100 90	100 67.5	< 100 100	100 67.5	< 100 90	100 67.5	≺ <u>100</u> 67.5




FIG.12





FIG.13






FIG.15




FIG.16








FIG. 17











12/17






FIG. 21





14/17

FIG.23






FIG.24




FIG.25




FIG.26





FIG.27





A. CLASS	IFICATION OF SUBJECT MATTER C17 H04N5/30-5/335		
According to	International Patent Classification (IPC) or to both nati	onal classification and IPC	
	SEARCHED		
Minimum do	ocumentation searched (classification system followed by	y classification symbols)	
Int.	C1 ⁷ H04N5/30-5/335		
	ion searched other than minimum documentation to the anyo Shinan Koho 1922–1996	extent that such documents are included i Toroku Jitsuyo Shinan Koho	n the fields searched 1994–2003
Kokai	Jitsuyo Shinan Koho 1971-2003	Jitsuyo Shinan Toroku Koho	1996–2003
Electronic d	ata base consulted during the international search (name	of data base and, where practicable, sear	ch terms used)
			:
		•	
C. DOCU	MENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.
Х	JP 9-247536 A (Toshiba Corp.)		2,3,5 4
Y	19 September, 1997 (19.09.97) Full text; Figs. 1 to 6	′	-
	(Family: none)		
v	JP 6-98080 A (Hitachi, Ltd.)	_	2,3
X Y	08 April, 1994 (08.04.94),		4
A	Full text; Figs. 1 to 4		5
ļ	(Family: none)		
Y	JP 8-205034 A (Nissan Motor	Co., Ltd.),	4
	09 August, 1996 (09.08.96), Full text; Figs. 2, 4	•	
	(Family: none)		
	·		
× Furth	ner documents are listed in the continuation of Box C.	See patent family annex.	
* Special categories of cited documents: "A" later document published after the international filing date or priority date and not in conflict with the application but cited to			he application but cited to
considered to be of particular relevance understand the principle or theory underlying the invention			lerlying the invention
date considered novel or cannot be considered to involve an invent			red to involve an inventive
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other "Y" document of particular relevance; the claimed invention canno			claimed invention cannot be
special reason (as specified) considered to involve an inventive step when the document is combined with one or more other such documents, such			
means "P" document published prior to the international filing date but later "&" document member of the same patent family than the priority date claimed			
Date of the	actual completion of the international search	Date of mailing of the international sear	ch report
10 1	February, 2004 (10.02.04)	24 February, 2004	(24.02.04)
Name of the	moiling address CAL ICA/	Authorized officer	
	mailing address of the ISA/ anese Patent Office	Authorized officer	
F	N-	Telephone No	



T		Relevant to claim No.
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 6-152856 A (Fuji Xerox Co., Ltd.), 31 May, 1994 (31.05.94), Full text; Fig. 3 (Family: none)	2-5
A .	JP 4-281681 A (Sony Corp.), 07 October, 1992 (07.10.92), Full text; Figs. 1 to 5 (Family: none)	2-5
X Y A	JP 2000-69371 A (Sony Corp.), 03 March, 2000 (03.03.00), Full text; Figs. 1 to 4 (Family: none)	7-9,13 14 10-12
X Y . A	JP 2001-16509 A (Canon Inc.), 19 January, 2001 (19.01.01), Full text; Figs. 1 to 16 & EP 1067777 A2	7-9,13 14 10-12
Y	JP 2001-275029 A (Minolta Co., Ltd.), 05 October, 2001 (05.10.01), Full text; Figs. 1 to 15 & US 2002/8760 A1	14
Y	JP 54-80024 A (Ricoh Co., Ltd.), 26 June, 1979 (26.06.79), Full text; Figs. 1 to 3 (Family: none)	14
A	JP 2002-237998 A (Sony Corp.), 23 August, 2002 (23.08.02), Full text; Figs. 1 to 11 & WO 02/65760 A1	7-14
A	JP 6-205307 A (Canon Inc.), 22 July, 1994 (22.07.94), Full text; Figs. 1 to 14 & US 5872596 A	10-12
A	<pre>JP 2-60380 A (Fuji Electric Co., Ltd.), 28 February, 1990 (28.02.90), Full text; Figs. 1 to 5 (Family: none)</pre>	10-12
А	JP 5-48460 A (Matsushita Electric Industrial Co., Ltd.), 26 February, 1993 (26.02.93), Full text; Figs. 1 to 11 (Family: none)	10-12
A	JP 2001-346102 A (Canon Inc.), 14 December, 2001 (14.12.01), Full text; Figs. 1 to 24 (Family: none)	10-12

Box I Observations where certain claims were found unsearchable (Continuation of item 2 of first sheet) This international search report has not been established in respect of certain claims under Article 17(2)(a) for the following reasons: 1. X Claims Nos.: 1, 6 because they relate to subject matter not required to be searched by this Authority, namely: The definition of the invention of claim 1 is unclear as a whole because the specific constitution and operation are not supported by the description. The invention of claim 6 is shown in Figs. 17, 20 attached to the description. (Continued to extra sheet.) Even referring to the figures, 2. Claims Nos.: because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out, specifically: Claims Nos.: because they are dependent claims and are not drafted in accordance with the second and third sentences of Rule 6.4(a). Box II Observations where unity of invention is lacking (Continuation of item 3 of first sheet) This International Searching Authority found multiple inventions in this international application, as follows: Claims 2-5 relate to an image sensor of address selection type wherein all the pixels are exposed at a time. Claims 7-13 relate to an area image sensor wherein shading correction is conducted. As all required additional search fees were timely paid by the applicant, this international search report covers all searchable claims. As all searchable claims could be searched without effort justifying an additional fee, this Authority did not invite payment of any additional fee. As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims for which fees were paid, specifically claims Nos.: No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claims Nos.: The additional search fees were accompanied by the applicant's protest. Remark on Protest No protest accompanied the payment of additional search fees.



Internat application No.
PCT/JP03/14165

Continuation of Box No. I-1 of continuation of first sheet(1)

the operation is unclear as a whole because the photoelectric conversion signal during the previous exposure time is reset by the reset for exposure start and hence the photoelectric conversion signal during each exposure time cannot be read out.



- 発明の属する分野の分類(国際特許分類(IPC)) A. Int. C1' H04N 5/30-5/335
- 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl' H04N 5/30-5/335

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2003年

日本国登録実用新案公報

1994-2003年

日本国実用新案登録公報

1996-2003年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

引用文献の	3と認められる文献 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
カテゴリー*		
X	JP 9-247536 A (株式会社東芝)	2, 3, 5
Y	1997.09.19,全文,第1-6図(ファミリーなし)	4
x	JP 6-98080 A (株式会社日立製作所)	2, 3
Y	1994.04.08,全文,第1-4図(ファミリーなし)	4
Ā		5
Y	JP 8-205034 A (日産自動車株式会社)	4
	1996.08.09,全文,第2,4図(ファミリーなし)	'
	·	

- 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す もの
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献(理由を付す)
- 「O」ロ頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査報告の発送日 国際調査を完了した日 24. 2. 2004 2004.02.10 特許庁審査官(権限のある職員) 5 P 9654 国際調査機関の名称及びあて先 徳田 賢二 . 日本国特許庁(ISA/JP) 郵便番号100-8915 電話番号 03-3581-1101 内線 3502 東京都千代田区霞が関三丁目4番3号

	国际制度中	
引用文献の	関連すると認められる文献	関連する
<u>カテゴリー*</u> A	引用文献名及び一部の箇所が関連するときは、その関連する箇所の表示JP 6-152856 A (富士ゼロックス株式会社)1994.05.31,全文,第3図(ファミリーなし)	請求の範囲の番号 2 - 5
A	JP 4-281681 A (ソニー株式会社) 1992.10.07,全文,第1-5図(ファミリーなし)	2-5
X Y A	JP 2000-69371 A (ソニー株式会社) 2000.03.03,全文,第1-4図(ファミリーなし)	$ \begin{vmatrix} 7 - 9, & 1 & 3 \\ & 1 & 4 \\ & 1 & 0 - 1 & 2 \end{vmatrix} $
X Y A	JP 2001-16509 A (キヤノン株式会社) 2001.01.19,全文,第1-16図 & EP 1067777 A2	$ \begin{vmatrix} 7 - 9, & 1 & 3 \\ & 1 & 4 \\ & 1 & 0 - 1 & 2 \end{vmatrix} $
Y	JP 2001-275029 A (ミノルタ株式会社) 2001.10.05,全文,第1-15図 & US 2002/8760 A1	14
Y	JP 54-80024 A (株式会社リコー) 1979.06.26,全文,第1-3図 (ファミリーなし)	14
A	JP 2002-237998 A (ソニー株式会社) 2002.08.23,全文,第1-11図 & WO 02/65760 A1	7-14
A	JP 6-205307 A (キヤノン株式会社) 1994.07.22,全文,第1-14図 & US 5872596 A	10-12
A	JP 2-60380 A (富士電機株式会社) 1990.02.28,全文,第1-5図(ファミリーなし)	10-12
A	JP 5-48460 A(松下電器産業株式会社) 1993.02.26,全文,第1-11図(ファミリーなし)	10-12
A	JP 2001-346102 A (キャノン株式会社) 2001.12.14,全文,第1-24図(ファミリーなし)	10-12

第I欄	請求の範囲の一部の調査ができないときの意見(第1ページの2の続き)
法第8条 成しなか	第3項 (PCT17条(2)(a)) の規定により、この国際調査報告は次の理由により請求の範囲の一部について作っった。
1. X	請求の範囲 <u>1,6</u> は、この国際調査機関が調査をすることを要しない対象に係るものである。 つまり、
	請求項1は、明細書において具体的な構成及び動作の説明が無く、発明が全体的に不明瞭である。 請求項6は、明細書において、図17及び図20に対応すると認められるが、露光開始を行う際の リセットにより1つ前の露光期間の光電変換信号もリセットされることから、各露光期間中に光電 変換信号を読み出すことはできないと認められ、動作が全体的に不明瞭である。
2.	請求の範囲は、有意義な国際調査をすることができる程度まで所定の要件を満たしていない国際出願の部分に係るものである。つまり、
3. 🗌	請求の範囲は、従属請求の範囲であってPCT規則6.4(a)の第2文及び第3文の規定に 従って記載されていない。
第Ⅱ欄	発明の単一性が欠如しているときの意見 (第1ページの3の続き)
次に対	比べるようにこの国際出願に二以上の発明があるとこの国際調査機関は認めた。
	マの範囲2-5は、アドレス選択型のイメージセンサにおいて、全画素同時露光を行うも
請求ある	である。 その範囲7-13は、エリアイメージセンサにおいて、シェーディング補正を行うもので 5。
	·
:	
1. 🗆	出願人が必要な追加調査手数料をすべて期間内に納付したので、この国際調査報告は、すべての調査可能な請求 の範囲について作成した。
2. X	追加調査手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追 加調査手数料の納付を求めなかった。
3. 📋	出願人が必要な追加調査手数料を一部のみしか期間内に納付しなかったので、この国際調査報告は、手数料の納付のあった次の請求の範囲のみについて作成した。
4. 🗌	出願人が必要な追加調査手数料を期間内に納付しなかったので、この国際調査報告は、請求の範囲の最初に記載されている発明に係る次の請求の範囲について作成した。
追加調	査手数料の異議の申立てに関する注意 〕 追加調査手数料の納付と共に出願人から異議申立てがあった。
i l	

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.